




























































The thesis summarizes the power semiconductor device and circuit 
technologies to realize high power systems. 
For realizing high power systems, both device technology for high 
breakdown voltage and circuit design technology to utilize the devices are 
needed. 
In power semiconductor devices, because the maximum electric field varies 
depending on material and device structure, it is indispensable to analyze 
electric field strength distribution to achieve high breakdown voltage. Then, 
it is usual that semiconductor devices are designed by applying appropriate 
electric field relaxation methods, but existing electric field relaxation methods 
are not sufficient to realize higher breakdown voltage. In the thesis, 
methodologies to relax maximum electric field for high-k will be described, 
while applying existing electric field relaxation methods. 
In the circuit design technology, output voltage range can be extended by 
changing a source voltage up and down. To vary source voltages, it is necessary 
to add large size components, which causes increased area for the whole 
system. In the thesis, a novel circuit configuration which can generate outputs 
that is higher than source voltage range without changing source voltages. 
Another techniques needed for digital speaker systems to apply to high output 
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GaN で約 10 倍優れている．しかしながら，近年のパワーシステムに求められる



































幅変調（PWM）変調またはパルス密度変調（PDM）し，PWM または PDM 信
号でパワーデバイスをスイッチングさせることで増幅されたパルス信号を発生
し，これらのパルス信号をローパスフィルタに通して音声信号を取り出す．しか













































第４章では，高出力化に対応した DDSP システムについて述べる．DDSP シ
ステムは，Δ-Σ変調器を用い，出力まで完全なデジタル信号のまま扱えるため，
高効率である．しかし，出力信号は“0”，“1”の 2 値であり出力は電源電圧の範囲























































図 2-1 パワーエレクトロニクスの分野 


































表 2-1 パワーエレクトロニクスの応用例 






























































































型圧電スピーカーは 10 V 程度から 1k V，コンデンサ型スピーカーは数 k V で










































































































































3.2 従来の D級増幅器 
図 3-1 に示すように，D 級増幅器は，入力信号と三角波（鋸波）を比較し PWM
信号を生成する回路，スイッチング段を有する増幅回路と出力信号をアナログ信












図 3-1 PWM 波形を用いた基本構成の D 級増幅器 



















れ，２値のデジタル信号である PWM 信号となる． 


















図 3-5 昇圧型 DC-DC 変換器を有する D 級増幅器 
3.5 スイッチング電源回路 
スイッチング電源回路は，直流の入力電圧をスイッチング動作により，入力電
圧とは異なる電圧に変換する回路である．スイッチング電源回路は 3 種類ある． 
- 降圧型 DC-DC コンバーター 
- 昇圧型 DC-DC コンバーター 
- 昇降圧型 DC-DC コンバーター 
3.5.1 降圧型 DC-DCコンバーター 














図 3-6 降圧型 DC-DC コンバーター 
3.5.2 昇圧型 DC-DCコンバーター 
図 3-7 の昇圧型 DC-DC コンバーター回路は，入力電圧より高い電圧を出力す
る．入力電圧 Vref とフィードバック信号が誤差増幅のためのオペアンプを通過し，












図 3-7 昇圧型 DC-DC コンバーター 
3.5.3 昇降圧型 DC-DCコンバーター 
昇降圧型 DC-DC コンバーターは，昇圧型と降圧型を組み合わせた動作となり，
出力電圧を入力電圧よりも大きくも小さくもできる回路である．図 3-8 に示す昇
降圧型 DC-DC コンバーターは，4 個のトランジスタとインダクタで構成され，
アルファベットの‘H’に似た形をしているため，H ブリッジと呼ばれる．H ブリ
ッジ回路では，対角線上で対となる Q１－Q4 や Q2－Q3 を制御信号で交互にオン
とオフにする． 
Q１と Q4 がオンの時，インダクタは in と GND に接続される．Q2 と Q3 がオ
ンの時，インダクタは out と GND に接続され，電力は out に出力される．した










図 3-8 H ブリッジ型昇降圧 DC-DC コンバーター 
3.5.4 動作モードを切り替えた昇降圧型 DC-DCコンバーター 
図 3-8 の H ブリッジ回路の左半分（Q１と Q２）は，図 3-6 の降圧型 DC-DC コ




時，Q3 は常にオンであり，Q１と Q２は交互にオンとオフを繰り返す． 
次に，目標とする出力電圧が電源電圧より高い時は，H ブリッジ回路を昇圧型
DC-DC コンバーターとして動作させる（昇圧モード）．昇圧モードで動作してい













𝑉𝑉𝑜𝑜 = 𝑇𝑇𝑂𝑂𝑂𝑂𝑇𝑇𝑂𝑂𝑂𝑂+𝑇𝑇𝑂𝑂𝑂𝑂𝑂𝑂 𝑉𝑉𝐼𝐼 (降圧モード)        （3-1） 
𝑉𝑉𝑜𝑜 = 𝑇𝑇𝑂𝑂𝑂𝑂+𝑇𝑇𝑂𝑂𝑂𝑂𝑂𝑂𝑇𝑇𝑂𝑂𝑂𝑂 𝑉𝑉𝐼𝐼 (昇圧モード)        （3-2） 




提案手法を用いた昇圧と降圧モードを有する D 級増幅器を図 3-9 に示す．従
来の D 級増幅器で用いられていたハーフブリッジ回路を図 3-8 の H ブリッジ回
路に置き換えている．詳細な回路図を図 3-10 に示す． 











図 3-10 提案手法を用いた D 級増幅器の回路図 
3.6.1 スイッチング信号の制御 
H ブリッジ回路を駆動する PWM 信号は，図 3-11 に示す論理回路で生成され
る．ループフィルタの出力電圧が Vdd / 2 より高い時，H ブリッジ回路は昇圧モ















図 3-11 スイッチング信号の制御 
3.6.2 PWM生成回路 
２つの動作モードを連続的に切り替えるために，PWM 信号の生成に２つの鋸
波を使う（図 3-12）．ループフィルタの出力電圧が Vdd / 2 より低い時，電圧範囲
















C_out = High →　Boost Mode





図 3-12 昇降圧型 PWM 生成回路 
3.7 シミュレーション 
提案した D 級増幅器を Spice シミュレーター（Cadence 社の Spectre）で行
った．Spice モデルは TSMC 社の 0.35μｍCMOS プロセスを用いた．提案方法
の効果を確かめるために，シミュレーションでは論理回路と出力段のトランジス
タ以外は理想素子を用いた．電源電圧は 3.3V である．出力電圧範囲は０V から





（Deadtime generator）は，H ブリッジ DC-DC（H Bridge DC-DC）と論理制
御スイッチ（Switch Logic Control）の間に入れている．Q１と Q2 や Q3 と Q4 を
通って Vdd から GND に流れる電流を防ぐために，図 3-14 に示す，デッドタイ
ム生成回路で出力トランジスタを制御している． 




















            （3-3） 
で表せる．シミュレーションでは，それぞれ R1 = 10 kΩ，R2 = 20 kΩ，R3 =10 k
Ω，R4 =20 kΩとしている．したがって，入力から出力への利得 G は式(3-3)より
４となる．鋸波の周波数は，2 MHz とした．提案した回路のシミュレーション波
形を図 3-15 に示す．入力信号が 1 kHz，振幅 1.65 V の正弦波の出力電圧は，








ョンには，500 μF と大きな平滑化キャパシタと 1 μH のインダクタを追加する
必要がある．これらの電子部品を外部に素子として取り付ける面積を考慮すると
かなり大きくなるが，提案回路には必要なく，回路サイズを減らすことができる．
Signal-to-noise and distortion ratio（SNDR）は，従来の回路が 76.2  dB に対


















































図 3-14 デッドタイム生成回路 






















































図 3-17 保護ダイオードを付けた H ブリッジ型昇降圧 DC-DC コンバーター 
 
表 3-1 シミュレーション結果 
 Conventional circuit Proposed circuit 







THD at 1kHz 0.014%@Vin=1.1V 0.0058%@Vin=1.1V 
















































































































































した，３値駆動の DDSP システムについて述べる． 
さらに，DDSP システムであるが，音質の面で問題があり，実用化が遅れてい














4.4 基本的な DDSPシステム 
4.4.1 基本構造 
図 4-3 に基本的な DDSP システムのブロック図を示す[56]．DDSP システム
は，デジタル回路で構成される信号処理ユニットとサブスピーカーユニットから
なる．この信号処理ユニットは，デジタルボリューム，マルチビットΔΣ変調器























































































































調器も次数を選ぶことができ，2 次や 3 次が使われている．マルチビットΔΣ変
調器の次数によって，回路構成やノイズシェーピングの特性が大きく異なってく
る．そこで，どの次数を選択するかが，重要なパラメータとなる． 
２次のΔΣ変調器は安定性が高いが SNR は良くない．3 次のΔΣ変調器は，





スピーカーまたはボイスコイルの個数 M と密接に関係している．出力信号 X の




























































図 4-5 NSDEM のブロック図 
4.4.5 ソート・セレクタ回路 













8 個のスピーカーがあると仮定し，8 入力・8 出力の構成となっている．I1 から
I8 には，ループフィルタで積分されたサブスピーカーの使用回数の情報が入力さ
















































































図 4-7 マルチ・サブスピーカー・ユニット（M=4） 







図 4-9 マルチボイスコイルスピーカー（４コイル） 
4.5 大出力化に適した３値駆動 DDSPシステム 
前節までで DDSP システムで用いられている基本的な技術について概説した．
前節までの DDSP システムは，出力が“0”と“１”の 2 値であった．出力を電圧レ




4-10 に３値駆動の DDSP システムのブロック図を示す．３値駆動にするために，
図 4-3 の 2 値駆動のドライバー回路を H ブリッジ回路に，それに伴い NSDEM
を 3 値レベルの NSDEM へと変更している．図 4-3 にあった温度計コード変換






































































































図 4-11 に H ブリッジドライバー回路を示す．H ブリッジドライバー回路に
は，Vdd と GND が接続されており，スイッチ SW1 から SW4 のオンとオフの組
み合わせで真ん中にあるスピーカーに与える電圧の組み合わせを変更すること
ができる． 
H ブリッジが取れる組み合わせを図 4-12 に示す． 
SW1 と SW4 をオフ，SW2 と SW3 をオンにすると，スピーカーの ○＋E A端子に
０V，スピーカーの A○－ E A端子に Vdd が印加され，これを“-１”とする（図 4-11 の
左）． 
次に，SW1 と SW3 をオフ，SW2 と SW4 をオンにすると，スピーカーの○＋
端子に０V，スピーカーの ○－ 端子にも 0 V が印加され，これを“0”とする（図 4-
11 の中央）．さらに，SW2 と SW4 をオフ，SW1 と SW3 をオンにすると，スピ
ーカーの ○＋ 端子に Vdd，スピーカーの ○－ 端子にも Vdd が印加される．この場
合，スピーカーにかかる電圧は 0 V であり，スピーカーから音は出力されない．
そのため，図 4-11 の中央と同じであるため，この条件は使わない． 
最後に，SW2 と SW3 をオフ，SW1 と SW4 をオンにすると，スピーカーの








ば，0 V を出力し，デジタル信号が“1”であれば，Vdd を出力する． 
2 値の場合の出力電圧範囲が 0 から Vdd であったのに対して，3 値の場合は―
Vdd から Vdd となる．H ブリッジにして 3 値にすることで，電源電圧を変更する














図 4-12 ３つの状態をとれる H ブリッジ 
4.5.2 Hブリッジ制御回路 
H ブリッジドライバー回路には，貫通電流が流れやすいという問題がある．図
4-11 の H ブリッジで，SW1 と SW2 や SW3 と SW4 の切り替えのタイミングが
少しでも重なっていると，貫通電流が流れ無駄に電力を消費してしまう．そこで
切り替えのタイミングを調整するための，H ブリッジ制御回路が必要となる． 
H ブリッジドライバー回路と H ブリッジドライバー回路を制御する回路を図
4-13 に示す．H ブリッジ制御回路は，AND，OR，NOT 回路で構成され，H ブ




































4.5.3 ３値 NSDEM 
H ブリッジ回路を導入し，スピーカーを 3 値駆動にするためには，H ブリッ
ジ回路の前段の NSDEM も３値に対応させる必要がある（図 4-10 参照）．図 4-
14 に 3 値 NSDEM と H ブリッジ回路を示す．基本的な構成は 2 値の NSDEM
と同じであるが，図 4-14 の X from DSM から上側と下側でソート回路とループ
フィルタが 2 経路に分かれている．セレクタ回路の出力 SIM は“-1”，“0”，“1”の
３値を有している．SIM が 0 より大きい場合は，上側のループフィルタで加算さ
れる．一方，SIM が 0 より小さい場合は，下側のループフィルタで減算される．
このように，プラス側とマイナス側の両方でループフィルタの積分値を同じにし
ている．この変更により，H ブリッジ回路を３値駆動できるようになった． 










































DDSP システムを採用する利点としては，次の 4 点が挙げられる． 
1. DDSP システムは，従来アナログ信号で駆動していたスピーカーを純粋な










より S/N が悪化してしまう問題が生じる． 
4.8 提案する DDSPシステム 
4.8.1 構成 
本論文で提案する DDSP システムを図 4-16 に示す． 
図 4-10 の 3 値駆動 DDSP システムと大きく異なるのは，NSDEM にゼロ・バ













により，NSDEM の本来の機能が発揮できず，S/N の悪化につながってしまう． 
このような低出力パワー時の S/N を改善するために，ディザ信号（ダミー信
号）を入れる方法を考案した． 

























































































図 4-16 提案する DDSP システム  
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信号 X を示している．ただし，図 4-18 では，出力信号 X は既にデコードされ，
サブスピーカーの数に対応したレベル，２M＋１（-４から４）へと変換されてい
る．図 4-18 の出力信号 X は，従来は一旦温度計コードに変換され，その後






SI1 から SI4 は，サブスピーカーの駆動信号を表している．サブスピーカーは図
4-12 で示されるように，“-1”，“０”，“１”の３値で駆動されるので，SI1 から SI4
の信号も３値となる． 
図 4-19 の信号を NSDEM でシャッフリングし，スピーカーを駆動させる信号
を生成する． 
図 4-20 にスピーカーの駆動信号を示す．このように出力パワーが大きい場合






図 4-18 ΔΣ変調器からの信号 X 
図 4-19 信号 X から変換した疑似温度計コード 





DSM からの出力信号 X は図 4-21 に示すように，まばらな間隔で，―１と＋
１レベルの信号が出力されているとする． 
図 4-21 の出力信号 X を擬似温度計コードに変換すると，図 4-22 となる．図
4-22 の擬似温度計コードは，従来の DDSP システム（図 4-10）から NSDEM を
外した場合のスピーカーの駆動信号と同じになる．SUM は SI1 から SI4 の信号
を足し合わした信号であり，最終的に変換される信号を表している．図 4-22 よ
り，NSDEM がない場合は，S1 の信号のみが使われ，S2 から S4 の信号は全く出
力されない． 
次に NSDEM がある場合の擬似温度計コードを図 4-23 に示す．NSDEM の
働きにより，S1，S2，S3，S4 と順繰りに，使われるスピーカーが移動していく．
しかし，全てのスピーカー（S1 から S4）が使われるまでに長い時間がかかって
しまい，NSDEM の効果が発揮されず，S/N が悪化してしまう． 
本論文で提案する，ZVD を用いた 3 値レベル NSDEM（図 4-16）の場合につ
いて述べる． 
従来の回路（図 4-14）の NSDEM にディザを組みこんだ場合のタイミングチ
ャートを図 4-24 に示す．SI1 から SI4 は，ディザ信号を入れる前のセレクタ回路
の出力である．d1 から d4 はダミー信号となるディザ信号である．S1 から S4 は，
NSDEM with ZVD 回路の出力信号であり，エンコーダー回路に入力する信号と
なる．SUM は S1 から S4 の信号を足し合わした信号であり，最終的に変換され
る信号を表している． 
時間 1 から 2 の間は，SI1 に信号があるので，そのまま S1 の信号として出力
している． 
時間 2 から 7 の間は，SI1〜SI4 が全て０となり，出力される信号が全くない状
態が続いている． 
時間 2 から 7 の間に，d1〜d4 に総和がとなるように 1 と―１をペアにしてデ
ィザ信号を入力する．例えば，時間 2 から 3 の間は，d1=0，d2=－1，d3=1，d4=0
のようにディザ信号を入れる． 






ィザ信号を入れる．SUM の波形は，図 4-22 と全く同じであり，聞こえる音は同








図 4-21 出力パワーが小さい場合のΔΣ変調器からの出力信号 X 
図 4-22 ソートとディザなしの疑似温度計コード 












ューム，マルチビットΔΣ変調器，3 値レベル NSDEM が配置されている．H ブ
リッジ回路は上部，左部と右部に配置されている．このチップを用いて特性を測




図 4-26 より，NSDEM を使用しない場合の出力スペクトルには，大きな倍音
歪みが存在することが分かる．倍音歪みは，３次の NSDEM を使用することで，
50 dB の改善を図ることができる．（図 4-27）さらに，高周波数領域の歪みは，
ZVD 付きの３次 NSDEM で除去することができる．（図 4-28)．これは，ZVD が
ミスマッチシェーパーの帰還ループを安定にするからである． 

















図 4-25 チップ写真 
 
  




















図 4-29 （左）７スピーカー（右）8 スピーカー 
 




























この回路を導入し，0.18 μm CMOS プロセスで作成したチップでは，従来と
同等の SNR (100 dB)が達成され，かつ，全高調波歪み(THD)を 1.1 %(@1 W)か































特に絶縁破壊電界が高い GaN に着目し，GaN 材料の特徴について述べる．さら

































図 5-2 に示すような，誘電率εの誘電体中において＋Q C の電荷から，距離ｒ ｍ
離れた点における電界の強さは，クーロンの法則より 
𝐸𝐸 = 14𝜋𝜋𝜋𝜋 𝑄𝑄𝑟𝑟2 
となる．図 5-2 で中心の＋Q C の電荷から半径 r m 離れた球の表面積は 4πr2 で
あるから，+Q C の電荷から出る電気力線の本数は， 14𝜋𝜋𝜋𝜋 𝑄𝑄𝑟𝑟2 ∙ 4𝜋𝜋𝑟𝑟2 = 𝑄𝑄𝜋𝜋  
となる．単位面積当たりの電気力線の本数が電界強度となり， 
𝐸𝐸 = 14𝜋𝜋𝑟𝑟2 𝑄𝑄𝜋𝜋  
となる．図 5-1 のように，面積が S m2 の平行平板コンデンサの陽極と陰極にそれ



















図 5-2 電荷から出る電気力線 
5.2.2 pn接合 
pn 接合に逆バイアスした時の電界強度を考える．図 5-3 に逆バイアス VR が印
加された階段接合を示す[78]．印加電圧が 0 V の時，接合間にはビルトイン・ポ
テンシャル𝜑𝜑0が存在する． 
𝜑𝜑0 = 𝑉𝑉𝑇𝑇𝑙𝑙𝑙𝑙 𝑁𝑁𝐴𝐴𝑁𝑁𝐷𝐷𝑛𝑛𝑖𝑖2               (3.1) 
ここで，𝑙𝑙𝑖𝑖は真性キャリア濃度，𝑁𝑁𝐴𝐴は n 形材料の一定な不純物濃度，𝑁𝑁𝐷𝐷は p
形材料の一定不純物濃度であり， 
𝑉𝑉𝑇𝑇 = 𝑘𝑘𝑇𝑇𝑞𝑞                 (3.2) 
となる． 





𝑉𝑉 = 𝜑𝜑0 + 𝑉𝑉𝑅𝑅              (3.3) 
となる．空乏層領域が p 形領域へ距離 W1，n 形領域へ距離 W2 だけ伸びると
すると，接合の両側での単位面積当たりの全電荷は互いに大きさが等しくなるた
め，次式が成り立つ． 
𝑊𝑊1𝑁𝑁𝐴𝐴 = 𝑊𝑊2𝑁𝑁𝐷𝐷              (3.4) 







             (3.5) 
が導かれる．ここで，𝜌𝜌は電荷密度，ｑは電子電荷，𝜋𝜋は半導体デバイス材料の
誘電率であり， 













x + 𝐶𝐶1)          (3.8) 
と求まる．空乏層領域の外では電界はゼロとなるので，𝑥𝑥 = −𝑊𝑊1での境界条件
は次式となる． 
𝐸𝐸 = 0                (3.9) 






x + 𝑊𝑊1� = −𝑑𝑑𝑉𝑉𝑑𝑑𝑥𝑥          (3.10) 
が得られる．これより，接合部の電界強度は，距離とともに直線的に変化し， 
















ュレーションを行った．デバイスシミュレーターには，Synopsys 社の TCAD 






1. デバイス構造を 3 次元で作成する． 
デバイス構造は専用のツールを使うか，テキスト形式で入力する． 





































Doping Dependence Mobility 
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こで次世代の材料として，SiC や GaN に代表される化合物材料を半導体に用い
るようになってきた．化合物半導体材料はバンドギャップエネルギーが広いのが
特徴である．シリコン，GaN や SiC などの半導体材料の主な特性を表 5-1 に示
す[3,83]．バンドギャップが大きくなると，アバランシェ効果が起こりにくくな
り，材料の絶縁破壊電界が高くなる．SiC の絶縁破壊電界はシリコンの約１０倍
となる一方，GaN は約 10〜15 倍となる．さらに，GaN は破壊電界や飽和ドリ
フト速度が高く，熱伝導率が高いという特徴を有している．したがって，半導体













表 5-1 半導体材料の特性 
  Si SiC GaN 
Energy Band Gap 
(eV) 
1.12 3.26 3.39 
Saturation Velocity 
(cm/sec) 
1.0×107 2.0×107 2.7×107 
Breakdown Electric Field 
(MV/cm) 





次に，シリコン，SiC，GaN の耐圧 1000 V 時の損失限界を図 5-4 に示す[83]．
この図は，シリコンの Superjunction（SJ）構造を有する MOSFET，SiC の
MOSFET および AlGaN/GaN High Electron Mobility Transistor（HEMT）
の損失限界を理論計算したもので，シリコンの SJ 構造 MOSFET を 100 %にし
ている．これより，SiC の損失はシリコンの半分にでき，GaN はシリコンの 1/5
にできることが分かる．したがって，高効率の観点からも GaN を選択するのが
最良と言える． 
































一般的な高耐圧用の縦型 GaN ダイオードは円柱形である（図 5-5）．上面がア









の縦型 GaN ダイオードを用い，絶縁膜は SiO2（ｋ＝3.9）とし，メサ角は 90 度
とした．アノード電極を 0 V に設定し，カソード電極の電圧 Vc を上げていくこ
とで，逆方向電圧を印加している．逆方向電圧が 500 V と 1000 V の結果をそれ
ぞれ図 5-7 と 5-8 に示す．逆方向電圧 Vc が 500 V の時，形状が鋭角になってい
るところと GaN のメサ端に電界強度が高くなった緑や水色の領域が出現してい













図 5-5 GaN を用いた縦型 pn 接合ダイオード 




図 5-6 の一般的な縦型 GaN ダイオードでは，90 度（∠e）に削られたメサが
存在する[89]．しかし，図 5-7 と 5-8 に示したように，メサ部と p-GaN と n-GaN
の pn 接合端で電界強度が高くなってしまう．そこで，メサ角を小さくし，傾斜
を緩やかにすることで電界強度を緩和する方法が用いられている．そこで，Vc を
1000 V に設定し，メサ角を変えた場合のシミュレーション結果を図 5-9 から図
5-11 に示す．図 5-9 はメサ角を 65 度にした場合であるが，図 5-8 のメサ角 90
度と比べて，電界強度が高く赤い領域が大幅に減少している．しかし，メサの端
部や pn 接合部に電界強度が高い領域が残ってしまう．図 5-10 はメサ角を 45 度
にした場合を示している．メサ全体で電界強度が高い領域はなくなっているが，
































最もシンプルな pn 接合ダイオードの構造図を図 5-12 に示す[89-92]．図 5-12
は，n 形の GaN 基板に p+領域が埋め込まれており，p+領域の上に，アノード
（Anode）電極があり，基板の下面がカソード（Cathode）電極となっている．
上面のアノード電極の横は絶縁膜である SiO2 が覆っている．次に，フィールド
プレート構造の pn 接合ダイオードの構造図を図 5-13 に示す．図 5-13 はほぼ図




空乏層が伸びている．一方，フィールドプレート構造の図 5-13 では，n 基板の
上端で空乏層領域が拡がっている．空乏層領域が拡がるとその領域にかかる電位
も下がり電界強度も下がる．pn 接合ダイオードのシミュレーション結果を図 5-
14 に示す．図 5-14 はフィールドプレートがない場合とある場合の等電位線（50 



















2. 絶縁膜（図 5-13 では SiO2）の厚さ 








図 5-12 シンプルな pn 接合ダイオードの構造図 
 


































































シミュレーションと作製した縦型 GaN ダイオードの断面構造を図 6-1 に示す．
ダイオードは，GaN 自立基板上に有機金属気相成長法（MOVPE）によって成長
させた p+-GaN (30 nm)/p-GaN (500 nm)/n--GaN (1 μm)/n--GaN (17 μm)/n-GaN 
(2 μm)で構成されるエピタキシャル層を用いた． 
ICP ドライエッチングで角度 60 度（図 6-1 の e）のメサ構造を作製し，その






面であるが，シミュレーションにおいては直線近似のメサ角である 60 度（図 6-
1 の e）と 45 度（図 6-1 の f）を使用した．表面電極の Pd（200 nm）は絶縁膜
の窓内にリフトオフ方で形成し，Pd の上に Ti/Al を 30/250 nm，また裏面電極
には Ti/Al を 30/250 nm 蒸着した．デバイス構造のコンセプトとして，GaN ダ
イオードの耐圧が 2000 V〜2500 V となるように設計した．このような高耐圧を
得るために，空乏層がデバイス全体に拡がりやすくなるように不純物プロファイ
ルとエピタキシャル層の厚さを決めている．p+-GaN (30 nm)は不純物としてマ
グネシウムを 2×1020 ｃｍ-３，p-GaN (500 nm)はマグネシウムを 2×1018 ｃｍ-
３，n--GaN (1 μm)はシリコン 3×1015 ｃｍ-３，n--GaN (17 μm)はシリコン 1.1×
1016ｃｍ-３，n-GaN (2 μm)はシリコン 2×1018 ｃｍ-３をそれぞれドーピングした．
p-GaN (500 nm)下の n--GaN (1 μm)の濃度を下げることで，n--GaN 領域に空乏
層が拡がるようにし，設計耐圧の 2000 V 時に n-GaN 全体に空乏層が拡がるこ
とで pn 接合面の降伏電界強度を下げている．また，メサ構造にフィールドプレ
























下面電極（カソード）を 2000 V に設定した時の，pn 接合面を含むメサエッチン
グされた領域の n-GaN 層の電界プロファイルを調べた．逆方向電圧を 2000 V
とし，絶縁膜に異なる比誘電率の材料𝑘𝑘 = 3.9 (SiO2)，10，100 を入れた時の電
界強度分布のシミュレーション結果を図 6-3 に示す． 
図 6-3 では，上面電極と絶縁膜を透明にし，p-GaN と n--GaN 領域の電界強度
分布を示している．電界強度は1 × 106〜3 × 106 V/cm の範囲を示している．SiO2
（𝑘𝑘 = 3.9）の時，pn 接合端部とメサ側面から少し内側の pn 接合部に電界強度
が高くなっていることがわかる（図 6-3（a）参照）．SiO2 に代わり，𝑘𝑘 = 10の高
誘電率絶縁膜を用いると，pn 接合端部の電界強度が緩和されるとともに，メサ
側面全体の電界強度も緩和されている（図 6-3（b）参照）．しかし，メサ側面よ







(a) k = 3.9 (SiO2) 






(c) k = 100 
図 6-3 メサ周辺の電界強度のシミュレーション結果 (a) k = 3.9 (b) k = 10 
(c) k = 100 
図 6-4 メサとｐｎ接合の拡大図．点 A はメサ下部面，点 B はメサ下部，点






（点 A）からメサ側面の下端（点 B），pn 接合端部（点 C）を経由し，真性 pn
接合面（点 D）までの絶縁層と GaN の境界に沿った電界強度を図 6-5 に示す．
𝑘𝑘 = 3.9の時，メサ側面全体（点 B-C 間）で電界強度が高くなっており，特に pn
接合端部（点 C）周辺で最も高くなっている．これよりメサ側面及び pn 接合端
部周辺でデバイスが破壊され耐圧が低下してしまうと予測される．次に，𝑘𝑘 = 10
の時，A-B 間の電界強度は𝑘𝑘 = 3.9よりやや高くなるが極端に高くなる点はなく，
特にメサ側面全体（点 B-C 間）で電界強度が低くなっている．また，最大電界強
度も，𝑘𝑘 = 3.9（SiO2）の時 3.1 MV/cm，𝑘𝑘 = 10の時 2.3 MV/cm となり，SiO2 よ
り 30%程度緩和されている．これにより，デバイスが破壊されにくくなり，耐圧
が高くできることが分かる．最後に，𝑘𝑘 = 100の時，メサ側面全体（点 B-C 間）
で電界強度は低くなるが，メサ側面の下端（点 B）周辺で電界強度が極端に高く
なっており，最大電界強度はどの比誘電率よりも高くなっている．したがって，
点 B 周辺でデバイスが破壊され，耐圧が低下すると考えられる．図 6-5 より，メ






図 6-5 点 A から点 B，点 C，点 D を経由した時の電界強度の分布 
 
点 A，点 B，点 C と点 D における，比誘電率𝑘𝑘に対する電界強度のグラフを図
6-6 に示す．図 6-6 より，真性 pn 接合面（点 D）は，𝑘𝑘の影響は受けず，一定と














ることによって空乏層幅を広げ GaN 表面の電界が緩和される．GaN 表面の電界
強度はダイオードの場所によって異なるため，ダイオード全体の電界強度を緩和
させる最適な絶縁膜の比誘電率が存在することになる． 








破壊電界強度 EBR を表 6-1 に示す[95-99]．シミュレーション結果の比誘電率に
近い材料は Y2O3 であり，EBR も 5 MV/cm と高く，高誘電率絶縁膜材料として最
適に見える．しかし，Y2O3 を絶縁膜として使うためには，新たなプロセスの開発
が必要となりすぐに実験することができなかった．そこで，SiO2 と CeO2 のセリ
ウム・シリコン複合酸化物膜を選択した． 
 
表 6-1 材料の特性 
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コ ン 複合 酸化 物膜 は， 原 料と して 液体 有機 金 属ア ルコ キシ セリ ウ ム
（Ce[OC(C2H5)2CH3]4）とオルトケイ酸テトラエチル(TEOS：Si(OEt)4)を用い，
熱分解 CVD 法[100,101]により上記有機セリウム原料の最適堆積温度である
350 ℃で約 700 nm 堆積した．TEOS の熱分解温度は 600 ℃以上であり，通常
350 ℃では分解しないが，TEOS を間欠的に導入し，有機セリウム原料の熱分解
の際に生ずる H2O により加水分解を起こさせ分解温度を低減することで複合酸
化物膜を形成することに成功している[102]．図 6-8 に TEOS でのバルブのタイ
ミング図を示す．有機セリウム原料を連続的に導入し，TEOS を 3 分間に 5 秒
間の割合で間欠的に導入した場合，組成は CeO2 対 SiO2 換算で約 2 対 1 であっ





図 6-７ セリウム・シリコン混合酸化膜の作製方法 




図 6-9 は，TEOS ガスの導入なしと導入あり（５秒と 10 秒）の場合を示して




時の容量は 15 nf/cm2 を示している．この測定した C-V 特性より計算したセリウ
ム・シリコン複合酸化物の比誘電率は，1 MHz 時で 12.3 であった．セリウム酸













図 6-9 セリウム・シリコン混合酸化物の XRD 






図 6-11 セリウム・シリコン混合酸化物の C-V 特性 




図 6-12 作製したダイオードの写真 






を図 6-15 に示す．なお，比較のために絶縁膜として SiO2/SOG 酸化膜を 700 nm
堆積した結果も示した．図 6-14 の順方向特性は，どちらのダイオードもターン
オン電圧は約３ V であり，理想係数は２か２より少し高い値が得られている．図
6-15 の逆方向特性は，絶縁膜として SiO2/SOG 酸化膜を用いた場合は絶縁破壊



























電率が SiO2 の 3.9 では 3.2 MV/cm となるのに対し比誘電率が 10 の絶縁膜では










































提案の ZVD 方式を用いた DDSP システムを 0.18 μｍ CMOS デジタル半導体
プロセスで試作し，SNR は従来と同等の 100 dB，5 W 時の THD は 0.054 %と
なることを確認した．この試作チップの測定結果から，本手法がスピーカーの特
性ばらつきに起因する雑音を低減することに対して有効であることが示された． 
 第５章では，GaN を用いた pn 接合ダイオードの電界低減手法について述

















用いてもダイオードの性能に影響は出なかった．逆方向 I-V 特性より，SiO2 は
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